اضافه کردن به علاقه‌مندی‌ها

محل انتشار

همایش ملی مهندسی کامپیوتر و فناوری اطلاعات

اطلاعات انتشار

سال

پیشرفت در تکنولوژی پردازش و کاهش اندازه مدارهای مجتمع منجر به افزایش استعداد خطاهای گذرا و دائمی می شود. در این مقاله تحمل خطا را با کارایی بالاتر با استفاده از عوامل کم هزینه در یک روش سلسله مراتبی ارائه کرده ایم که از مسیریابی آگاه به ترافیک با استفاده از اطلاعات خطا طبقه بندی شده مربوط به خطاهای دائمی بهره برداری می کند. البته منطقه کوچک و سربار توان را تحمیل خواهد کرد. همچنین تحمل خطا در سطح توپولوژی NoC را با معماری رابطه شبکه، براساس اتصال دو رابط، در هر هسته را با یک سربار معقول، با کاهش تعداد گام ها و نگه داشتن هسته های اتصال حتی در مورد خطا بهبود داده است تا جایی که تعداد بسته های تحویل داده شده حتی دوبرابر شده است. همچنین تحمل پذیری خطا ریزمعماری با مسیریابی بدون بن بست برای NoC سلسله مراتبی را افزایش داده ایم که تجهیزات روتر پیشنهاد شده تخصیص کانال مجازی پویا است.

راهنمای دریافت مقاله‌ی «بررسی رویکردهایی جهت افزایش تحمل پذیری خطا در شبکه روی تراشه» در حال تکمیل می‌باشد.

دریافت فایل PDF

۴۴۰۰ تومان

دریافت فایل Word + PDF

۵۶۰۰ تومان